Go to file

Филипп Баулин ad6d6a4e2b Merge pull request 'rtl: sampler ready' (#2 ) from dev/sampler into master

Reviewed-on: #2

2026-04-08 15:25:03 +03:00

2026-03-25 16:17:55 +03:00

rtl: sampler ready

2026-04-01 11:46:59 +03:00

2026-03-25 16:17:55 +03:00

README.md

chore: update readme

2026-03-25 15:57:00 +03:00

reflectometer_fpga_project

Проект по разработке аппаратной вычислительной части для отпического рефлектометра для обнаружения утечек.

Languages

Verilog 44.8%

Tcl 32.6%

SystemVerilog 18.3%

Makefile 3.4%

Python 0.9%