7665afd50babf25645e775c1cbfc3fac0d215ffb
fix: constraints port names; ready: reflectometer top module
reflectometer_fpga_project
Проект по разработке аппаратной вычислительной части для оптического рефлектометра для обнаружения утечек.
Структура
- constaints: констрейны под ПЛИСы
- designs: разные сборные дизайны, включая полный проект
- rtl: код блоков, в каждой папке есть src и tests
- scripts: скрипты для сборки
- software: программные скрипты
Description
Languages
Verilog
36%
Tcl
30.5%
SystemVerilog
24.6%
Python
5.1%
Makefile
3.8%