baulin.fa/reflectometer_fpga_project
2
0
Fork 0
Code Issues 4 Pull Requests Actions Packages Projects Releases Wiki Activity

dev/design #8

Merged
baulin.fa merged 42 commits from dev/design into master 2026-05-15 16:43:19 +03:00
Conversation 0 Commits 42 Files Changed 48 +3357 -565
31 changed files with 3357 additions and 565 deletions
Download Patch File Download Diff File Expand all files Collapse all files
Showing only changes of commit eacffd44b3 - Show all commits

5
rtl/controller/README.md
View File

@ -41,14 +41,15 @@
*start* отправляет пульс start на dac_start и adc_start в их доменах. при этом после этого блок перестает быть ready и ждет, пока не придет пульс finish, после этого он возвращается снова в *idle* состояние
*set_data* значит, что следующие 96 бит = 12*8 байт, пришедшии по axis - это конфигурационная информация и ее нужно записать в внутренний регистр на 96 бит.
*set_data* значит, что следующие 128 бит = 16*8 байт, пришедшии по axis - это конфигурационная информация и ее нужно записать в внутренний регистр на 128 бит.
конфигурационный регистр на 96 бит делится так:
конфигурационный регистр на 128 бит делится так:
```
reg[31:0] - pulse_width
reg[63:32] - pulse_period
reg[79:64] - pulse_num
reg[79+dac_data_width:80] - pulse_height
reg[127:96] - pulse_period_adc
```
соотвественно эти записанные значения выставляются на соотвествующие выходные сигналы в доменах dac_clk и adc_clk. выходы обновляются каждый раз, когда происходит set_data, и сигналы сохраняют своё значение до следующего set_data.