From eacffd44b34200f3c6bd18ff254ca4d10cf6cbc8 Mon Sep 17 00:00:00 2001 From: Phil Date: Tue, 12 May 2026 13:47:51 +0300 Subject: [PATCH] docs: update ctrl readme --- rtl/controller/README.md | 5 +++-- 1 file changed, 3 insertions(+), 2 deletions(-) diff --git a/rtl/controller/README.md b/rtl/controller/README.md index 32c4ea1..3b7abca 100644 --- a/rtl/controller/README.md +++ b/rtl/controller/README.md @@ -41,14 +41,15 @@ *start* отправляет пульс start на dac_start и adc_start в их доменах. при этом после этого блок перестает быть ready и ждет, пока не придет пульс finish, после этого он возвращается снова в *idle* состояние -*set_data* значит, что следующие 96 бит = 12*8 байт, пришедшии по axis - это конфигурационная информация и ее нужно записать в внутренний регистр на 96 бит. +*set_data* значит, что следующие 128 бит = 16*8 байт, пришедшии по axis - это конфигурационная информация и ее нужно записать в внутренний регистр на 128 бит. -конфигурационный регистр на 96 бит делится так: +конфигурационный регистр на 128 бит делится так: ``` reg[31:0] - pulse_width reg[63:32] - pulse_period reg[79:64] - pulse_num reg[79+dac_data_width:80] - pulse_height +reg[127:96] - pulse_period_adc ``` соотвественно эти записанные значения выставляются на соотвествующие выходные сигналы в доменах dac_clk и adc_clk. выходы обновляются каждый раз, когда происходит set_data, и сигналы сохраняют своё значение до следующего set_data.