upd: TB done
This commit is contained in:
@@ -86,15 +86,15 @@
|
||||
|
||||
Система работает в нескольких тактовых доменах:
|
||||
|
||||
- Ethernet RX (`gmii_rx_clk`)
|
||||
- Ethernet TX (`gmii_tx_clk`)
|
||||
- DAC (`dac_clk`)
|
||||
- ADC (`adc_clk`)
|
||||
- Ethernet RX (`clk_axis_control`)
|
||||
- Ethernet TX (`clk_axis_accumulator`)
|
||||
- DAC (`clk_generator`)
|
||||
- ADC (`clk_sampler`)
|
||||
|
||||
Для корректной синхронизации между DAC и ADC используются специальные CDC-регистры для сигналов:
|
||||
|
||||
- `sample_req`
|
||||
- `sample_done`
|
||||
- `done`
|
||||
- `request`
|
||||
|
||||
Это обеспечивает безопасную передачу handshake-сигналов между тактовыми доменами.
|
||||
|
||||
@@ -110,8 +110,8 @@
|
||||
|
||||
Типовые значения:
|
||||
|
||||
- `8192` — середина диапазона ЦАП
|
||||
- `0` — нулевой уровень
|
||||
- `8192` — середина диапазона ЦАП (0V)
|
||||
- `0` — нулевой уровень (-5V)
|
||||
|
||||
### ADC_DATA_WIDTH
|
||||
Ширина входных данных, получаемых с АЦП.
|
||||
@@ -143,3 +143,5 @@
|
||||
```make all``` - собрать все до битстрима
|
||||
|
||||
```make vivado``` - открыть проект в Vivado
|
||||
|
||||
```make sim``` - симуляция и верификация проекта
|
||||
|
||||
Reference in New Issue
Block a user