51 lines
5.3 KiB
Plaintext
51 lines
5.3 KiB
Plaintext
Данный файл содержит список изменений в различных версиях прошивок.
|
||
|
||
L502 (ПЛИС):
|
||
- 0.1: Первая версия прошивки
|
||
- 0.2: Исправлены критические ошибки:
|
||
- Установка некоторых частот сбора и следования кадров АЦП приводила к ошибочному
|
||
увеличению амплитуды сигнала в первом логическом канале в 2 раза
|
||
- Асинхронный вывод на ЦАП на фоне синхронного ввода мог приводить к порче данных
|
||
на DOUT или просто не устанавливал новое значение
|
||
- При использовании внешней частоты синхронизации по некоторым внешним импульсам
|
||
преобразование могло не выполняться
|
||
- 0.3: - Исправлена ошибка, что при одновременном потоковом выводе для обоих каналов ЦАП
|
||
и DOUT частота вывода падала в 2 раза
|
||
- Введено отдельное прерывание для остановки потока ввода по флагу от BlackFin с
|
||
автоостановом DMA.
|
||
- 0.4: Исправлен ClassCode устройства на 0x1180 (для класса 0 плата не определялась
|
||
под QNX)
|
||
- 0.5: Добавлена возможность настройки делителя частоты вывода (аналогично E502)
|
||
- 0.7: Исправлены следующие проблемы:
|
||
- при синхронном выводе при опустошении буфера последний отсчет не выводился.
|
||
при этом это также приводило к сдвигу диаграммы вывода следущего запуска
|
||
на один период ЦАП.
|
||
- запрет и разрешение потока ввода АЦП до запуска сбора могло приводит к
|
||
откидыванию первого кадра АЦП, из-за чего первый отсчет сдвигался по времени
|
||
относительно момента старта синхронизации
|
||
- при синхронном выводе в Blackfin при досылки оставшихся данных, не кратных
|
||
шагу, могли передаваться мусорные данные или даже зависание интерфейса
|
||
HostDMA (могло проявляется если вывод не непрерывный или при низкой частоте
|
||
вывода).
|
||
- 0.8: Исправлено зависание модуля при асинхронном выводе в момент ожидания внешнего
|
||
сигнала запуска синхронного ввода-вывода (операция не выполняется, но не
|
||
приводит к зависанию).
|
||
- 0.9: Исправлена ошибка в чтении регистров модуля по PCIe, которая привадила к
|
||
некорректной работе модуля на отдельных материнских платах.
|
||
- 0.10: Исправлена ошибка асинхронного вывода при установленной низкой частоте синхронного
|
||
вывода.
|
||
|
||
|
||
E502 (ПЛИС):
|
||
- 0.1: Первая версия прошивки
|
||
- 0.2: Исправления возможной ошибочного чтения счетчика, что могло привести к сбою в данных
|
||
на частотах сбора ниже 100 КГц. требуется также обновление прошивки ARM до версии
|
||
не ниже 1.0.11
|
||
- 0.3: Исправлена проблема обращения к регистрам FPGA, которая проявлялась в том, что
|
||
асинхронный вывод на фоне синхронного ввода изредка заканчивался с ошибкой
|
||
- 0.11: Внесены все исправления, что и для версии 0.7 L502, а также исправлена проблема
|
||
разрыва данных при синхронном выводе через BlackFin
|
||
- 0.12: Поддержка новой ревизии платы и индустриального варианта исполнения
|
||
- 0.13: Исправления, аналогичные версии 0.8 для L502
|
||
- 0.14: Исправления, аналогичные версии 0.10 для L502
|
||
- 0.15: исправление временных параметров (могли приводить к ошибкам интерфейса SPI на некоторых модулях) |